PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10106278 A

(43) Date of publication of application: 24 . 04 . 98

(51) Int. CI

G11C 16/02 G11C 16/06

(21) Application number: 09249124

(22) Date of filing: 12 . 09 . 97

(30) Priority:

13 . 09 . 96 KR 96 9639905

(71) Applicant:

SAMSUNG ELECTRON CO LTD

(72) Inventor:

KEN SHAKUSEN


(54) SEMICONDUCTOR MEMORY HAVING VARIABLE ERASE BLOCK SIZE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory in which erase operation can be effected by varying the predetermined erase block size of an electrically rewritable nonvolatile semiconductor memory.

SOLUTION: Address of a block to be erased is applied to a block address register 140 and information corresponding to a varied erase block size, obtained by decoding data corresponding to an externally applied erase block size through a block size decoder 130, is applied to the block address register 140. Address of the varied erase block is outputted from the block address register 140 and decoded in order to select a cell block in a memory cell array 400.

COPYRIGHT: (C)1998,JPO



The state of making and the state of the sta

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-106278

(43)公開日 平成10年(1998) 4月24日

FI (51)Int.Cl. 4 識別記号 612 G11C 17/00 G11C 16/02 633 16/06

審査請求 未請求 請求項の数10 OL (全10頁)

平成9年(1997)9月12日

1996P-39905

1996年9月13日 (32)優先日

(71)出願人 390019839

三年12日三星電子株式会社 これち飛ぶらせずなりず

大韓民国京畿道水原市八達区梅灘洞416

(72)発明者 權 錫 千

大韓民国ソウル特別市松波区新川洞20-4

キャック アービュー・コミオリティの指す。マード

医电子形态 医皮肤皮肤性皮肤膨胀病

珍珠アパート12棟908号、電景の資子で共計


(74)代理人《弁理士》萩原 誠 (13) (14) (15) (15)

(54)【発明の名称】消去ブロックサイズを可変させることができる半導体メモリ装置

(57)【要約】

【課題】 電気的に書換えができる不揮発性半導体メモ リ装置の定められている消去プロックサイズを可変さ せ、消去動作を遂行することができる半導体メモリ装置 を提供すること。

【解決手段】 消去するブロックのアドレスをブロック アドレスレジスタ140に印加するとともに、外部から 印加される消去プロックサイズに対応したデータをプロ ックサイズデコーダ130でデコーディングすることに より得られた、可変された消去ブロックサイズに対応し た情報を前記プロックアドレスレジスタ140に印加す ることにより、可変された消去ブロックのアドレスをブ ロックアドレスレジスタ140から出力し、このアドレ スをデコーディングして、その出力でメモリセルアレイ 400のセルブロックを選択する。



2

【特許請求の範囲】

【請求項1】 外部からのコマンド信号によって消去モード命令信号を発生し、かつ外部から印加される消去ブロックサイズに対応したデータとアドレスを入力して消去ブロックサイズを可変させ、可変された消去ブロックサイズに対応したプリデコーディング信号を出力する消去ブロックサイズ可変回路と、

前記消去ブロックサイズ可変回路から印加される可変された消去ブロックサイズに対応したブリデコーディング信号をデコーディングするメインロウデコーダと、列と行方向に多数のメモリセルが配列され、多数のメモリセルが列方向に分割された多数のメモリブロックを備え、前記メインロウデコーダから出力されるデコーディング信号によって多数のメモリブロック中、該当するメモリブロックが選択されるメモリセルアレイとを具備することを特徴とする消去ブロックサイズを可変させることができる半導体メモリ装置。

【請求項2】 前記メインロウデコーダは、前記メモリセルアレイ内の前記メモリブロックに対応して配列される多数のロウデコーダを有し、各ロウデコーダは、前記消去ブロックサイズ可変回路の出力信号中、該当す

る出力信号を入力してデコーディングするデコーディング手段と、

前記デコーディング手段の出力信号によって前記メモリセルアレイ内のメモリブロック中、該当するメモリブロックの該当ワードラインを選択するためのパストランジスタ手段と、

プログラム動作時に前記ワードラインに高電圧を印加するためのチャージポンプ手段とからなることを特徴とする請求項1に記載の消去ブロックサイズを可変させることができる半導体メモリ装置。

【請求項3】 前記消去ブロックサイズ可変回路は、 前記コマンド信号を入力して前記消去モード命令信号を 出力するコマンドレジスタと、

外部から印加されるロード信号によって外部から印加される消去ブロックサイズに対応したデータを入力して貯蔵するブロックサイズレジスタと、

前記プロックサイズレジスタから出力される消去プロックサイズに対応したデータを前記コマンドレジスタからの消去モード命令信号によって入力し、デコーディング 40 し、デコーディングした可変された消去プロックサイズ に対応した情報を出力するプロックサイズデコーダと、外部からのロード信号によって、外部から印加される消去するプロックのアドレスを入力して貯蔵し、かつ前記プロックサイズデコーダからの可変された消去プロックサイズに対応した情報を入力して、前記メモリセルアレイの可変された消去プロックのアドレスを出力するプロックアドレスレジスタと、

前記ブロックアドレスレジスタからの可変された消去プロックのアドレスをプリデコーディングして前記インロ 50

ウデコーダに出力するブロックアドレスプリデコーダと からなることを特徴とする請求項1に記載の消去ブロッ クサイズを可変させることができる半導体メモリ装置。

【請求項4】 前記ブロックサイズレジスタは、

外部から印加されるロード信号とブロックサイズデータ の各1つとを入力する複数の2進カウンタと、

前記各2進カウンタの出力を反転させ、消去ブロックサイズに対応したデータを出力するための複数のインバータとで構成されることを特徴とする請求項3に記載の消去ブロックサイズを可変させることができる半導体メモリ装置。

【請求項5】 前記プロックサイズデコーダは、前記コマンドレジスタから消去モード命令信号が印加されると、前記プロックサイズレジスタからのプロックサイズデータを入力し、プロックサイズデータをデコーディングし、消去プロックサイズに対応したデコーディング信号を発生する複数のデコーディング手段からなることを特徴とする請求項3に記載の消去プロックサイズを可変させることができる半導体メモリ装置。

20 【請求項6】 各デコーディング手段は、

ブロックサイズに対応したデータ中、下位4ビットのデータを入力する第1ナンドゲートと、

ブロックサイズに対応したデータ中、上位4ビットのデータを入力する第2ナンドゲートと、前記コマンドレジスタからの消去モード命令信号を反転させる第1反転ゲートと、

前記第1ナンドゲート、前記第2ナンドゲート及び前記第1反転ゲートの出力を入力する第1ノアゲートと、前記第1ノアゲートの出力と次の段のデコーディング手段のデコーディング信号を入力する第2ノアゲートと、前記第2ノアゲートの出力を反転させ、消去ブロックサイズに対応したデコーディング信号を出力する第2反転ゲートから構成されることを特徴とする請求項5に記載の消去ブロックサイズを可変させることができる半導体メモリ装置。

【請求項 7 】 前記プロックアドレスレジスタは、 外部から印加されるプロックアドレス信号を外部から印加されるアドレスロード信号によって貯蔵し、前記プロックサイズデコーダからのデコーディング信号による消去プロックアドレスを出力する複数のレジスタ手段からなることを特徴とする請求項 3 に記載の消去プロックサイズを可変させることができる半導体メモリ装置。

【請求項8】 前記各レジスタ手段は、

The same of the sa

消去ブロックアドレス信号の各1つを外部からのアドレスロード信号によって入力する2進力ウンタと、 前記2准カウンタの出力を目的な出てための第1号にな

前記2進カウンタの出力を反転させるための第1反転ゲートと、

前記第1反転ゲートの出力と前記ブロックサイズデコー ダからのデコーディング信号を入力する第1ノアゲート レ 前記2進カウンタの出力と前記ブロックサイズデコーダからのデコーディング信号を入力する第2ノアゲートと、

前記第1ノアゲートと前記第2ノアゲートの出力を各々 反転させ、消去ブロックアドレス信号と反転消去ブロッ クアドレス信号を各々出力する第3反転ゲート及び第4 反転ゲートで構成されることを特徴とする請求項7に記 載の消去ブロックサイズを可変させることができる半導 体メモリ装置。

【請求項9】 前記ブロックアドレスブリデコーダは、前記ブロックアドレスレジスタから出力されるアドレス信号中、下位3ビットのアドレス信号を入力してブリデコーディングに出力する複数のブリデコーディング手段からなることを特徴とする請求項3に記載の消去ブロックサイズを可変させることができる半導体メモリ装置。

【請求項10】 前記各プリデコーディング手段は、前記プロックアドレスレジスタから出力されるアドレス信号中、下位3ピットのアドレス信号を入力してナンド論理し、ナンド論理ナンドした値をプリデコーディング信 20号としてメインロウデコーダに出力する複数のナンドゲートを具備することを特徴とする請求項9に記載の消去ブロックサイズを可変させることができる半導体メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体メモリ装置、 詳しくは電気的に書換えが可能な不揮発性半導体メモリ 装置に関するものであり、特に設計時に既に定められて いる消去ブロックサイズを可変させ、消去動作を遂行す 30 ることができるEEPROMに関するものである。

[0002]

【従来の技術】不揮発性半導体メモリ装置の書換え動作において、消去動作は、プログラム動作より長時間が要求されるので、消去動作を行う時、一定な数のメモリセルを基本単位(以下、プロックと言う)として同時にメモリセルに対して情報の消去動作を遂行することによって、遅い消去動作を改善した。この消去ブロックは、半導体メモリ装置の設計時に既にそれの大きさが定められ、一度定められた消去ブロックの大きさは通常変更が40不可能であった。消去ブロックの大きさは、一回で消去可能なメモリセルの数に相当する。

[0003]

【発明が解決しようとする課題】これによって、不揮発性半導体メモリ装置において、消去しなければならないメモリセルの数、すなわちブロックの大きさが、設計時に既に定められているブロックの大きさより大きい場合は、一回の消去動作ですべてのメモリセルのデータを消去することが不可能な問題点があった。そして、一回の消去動作を遂行することには長期間が必要とされるの

で、消去しなければならないメモリセルの数が多ければ 多いほど消去動作を遂行することに多くの時間が必要と される。これは全般的な半導体メモリ装置の遂行能力を 低下させる要因になる。

【0004】そこで、本発明の目的は、設計時に既に定められている消去ブロックサイズを任意に可変させて消去動作を遂行することによって、消去動作に必要とされる時間を最少化し、全体的な素子の遂行能力を向上させることができる半導体メモリ装置を提供することにある。

[0005]

【課題を解決するための手段】上記の課題を解決し、上 記の目的を達成するために本発明は、外部からのコマン ド信号によって消去モード命令信号を発生し、かつ外部 から印加される消去ブロックサイズに対応したデータと アドレスを入力して消去ブロックサイズを可変させ、可 変された消去ブロックサイズに対応したプリデコーディ ング信号を出力する消去プロックサイズ可変回路と、こ の消去ブロックサイズ可変回路から印加される可変され た消去ブロックサイズに対応したプリデコーディング信 号をデコーディングするメインロウデコーダと、列と行 方向に多数のメモリセルが配列され、多数のメモリセル が列方向に分割された多数のメモリブロックを備え、前 記メインロウデコーダから出力されるデコーディング信 号によって多数のメモリブロック中、該当するメモリブ ロックが選択されるメモリセルアレイとを具備すること を特徴とする消去ブロックサイズを可変させることがで きる半導体メモリ装置とする。

【0006】この半導体メモリ装置において、消去ブロ ックサイズ可変回路は、外部からコマンド信号を入力し て消去モード命令信号を出力するコマンドレジスタと、 外部から印加されるロード信号によって、外部から印加 される消去ブロックサイズに対応したデータを入力して 貯蔵するブロックサイズレジスタと、このブロックサイ ズレジスタから出力される消去ブロックサイズに対応し たデータを前記コマンドレジスタからの消去モード命令 信号によって入力し、デコーディングし、デコーディン グした可変された消去ブロックサイズに対応した情報を 出力するプロックサイズデコーダと、外部からのロード 信号によって、外部から印加される消去するブロックの アドレスを入力して貯蔵し、かつ前記プロックサイズデ コーダからの可変された消去ブロックサイズに対応した 情報を入力して、メモリセルアレイの可変された消去ブ ロックのアドレスを出力するブロックアドレスレジスター と、このブロックアドレスレジスタからの可変された消 去ブロックのアドレスをプリデコーディングしてメイン ロウデコーダに出力するプリデコーダからなることを特 徴とする。

【0007】このような本発明の半導体メモリ装置は、 設計時に既に定められた消去ブロックの大きさを可変さ

せて消去動作を遂行することによって、消去動作に必要 とされる時間を最少化して素子の全体的な遂行能力を向 上させることができる。

[0008]

【発明の実施の形態】以下、本発明の実施の形態を添付 された図面を参照して詳細に説明する。図1は本発明の 実施の形態による消去ブロックサイズを可変させること ができる半導体メモリ装置のブロック図である。この図 に示すように、本発明の実施の形態の消去ブロックサイ ズを可変させることができる半導体メモリ装置は、消去 10 ブロックサイズ可変回路100と、メインロウデコーダ 200と、メモリセルアレイ400とからなる。

【0009】消去ブロックサイズ可変回路100は、外 部からのコマンド信号6 Chによって消去モード命令信 号Scbが発生されると、外部から印加される消去プロ ックサイズに対応したデータとアドレスを入力して消去 ブロックサイズを可変させ、可変させた消去ブロックサ イズを決定して、可変された消去ブロックサイズに対応 したプリデコーディング信号をメインロウデコーダ20

【0010】メインロウデコーダ200は、消去ブロッ クサイズ可変回路100から印加される可変された消去 ブロックサイズに対応したプリデコーディング信号をデ コーディングして、デコーディング信号をメモリセルア レイ400に出力する。従って、メインロウデコーダ2 00から出力されるデコーディング信号によってメモリ セルアレイ400は、可変された消去ブロックサイズで 複数のブロック中、消去されるブロックが選択され、選 択されたブロックに貯蔵されたデータの消去動作が同時 に遂行される。

【0011】図2はメインロウデコーダ200及びメモ リセルアレイ400の詳細回路図である。この図2を参 照すると、メモリセルアレイ400は、ナンド型として 列と行方向のマトリックス形態に配列された複数のメモ リセルで構成される。メモリセルアレイ400は、多数 のメモリセルが列方向に分割された多数のメモリブロッ ク400-1~400-nからなり、各メモリブロック 400-1~400-nは行方向に配列され各ピットラ インB/L1~B/Lnと共通ソースラインCSL間に 接続された多数のストリングST1~STnで構成され 40

【0012】各メモリプロックの各ストリングST1 は、各ピットラインB/Liと共通ソースラインCSL の間に直列接続されたストリング選択トランジスタSS T1、ソース選択トランジスタSST2、そしてストリ ング選択トランジスタSST1とソース選択トランジス タSST2の間の多数のメモリセルトランジスタM1~ Mjを具備する。

【0013】各ストリングSTiにおいて、ストリング 選択トランジスタSST1のドレインはピットラインB 50

/Liに接続され、ゲートはストリング選択ラインSS L1に共通接続され、メモリセルトランジスタM1~M jのコントロールゲートは各々対応するワードラインS。 1~Sjに接続され、ソース選択トランジスタSST2 のゲートはソース選択ラインSSL2に接続され、ソー スは共通ソースラインCSLに共通接続される。

【0014】又、メモリセルアレイ400は、メインロー。 ウデコーダ200から出力されるデコーディング信号に よって駆動され、各ストリングSTiにストリング選択 ラインSSL1、ワードラインS1~Si及びソース選 択ラインSSL2を通じて該当する選択信号を印加する パストランジスタ部300-1~300-nを含む。

【0015】メインロウデコーダ200は、消去ブロッ クサイズ可変回路100の出力信号Pi, Qi, Riを デコーディングしてメモリセルアレイ400内のブロッ ク400-1~400-n中、該当する消去メモリブロ ックを選択するためのデコーディング信号を出力する。 メインロウデコーダ200は、メモリセルアレイ400 内のメモリブロック数に対応して配列される多数のロウ デコーダ部200-1~200-nを含む。各ロウデコ ーダ部200-1~200-nは、消去プロックサイズ 可変回路100の出力信号Pi, Qi, Ri中、該当す ~ る出力信号をデコーディングして最小大きさの消去プロ ックを選択するためのデコーディング信号をメモリセル アレイ400内の対応する各メモリブロック400-1 កាន់ក្រុម ខេត្ត ស្រីក្រុម**្បី**រូវ ~400-nに出力する。

【0016】各ロウデコーダ部200-1~200-n は、消去ブロックサイズ可変回路100の出力信号P i, Qi, Ri中、該当する出力信号を入力してデコー ディングするデコーディング手段210と、このデコー ディング手段210の出力信号によって、メモリセルア レイ400内のメモリブロック中、該当メモリブロック の該当ワードラインを選択するためのパストランジスタ 手段220と、プログラム動作時、ワードラインに高電 圧を印加するためのチャージポンプ手段230で構成さ れる。

【0017】各ロウデコーダ部200-1~200-n のデコーディング手段210は、消去ブロックサイズ可 変回路100の出力信号Pi, Qi, Ri中、該当する 出力信号を入力してナンド論理するためのナンドゲート 211と、このナンドゲート211の出力信号を反転さ せ、パストランジスタ手段220に出力するためのイン バータ212で構成される。

【0018】パストランジスタ手段220は、ゲートに 電源電圧 (Vcc) が印加され、ドレインがデコーディン グ手段210のインバータ212の出力に接続されるエ ンハンスメントN型MOSトランジスタ221と、ゲー トに電源電圧 (Vcc) が印加され、ドイレンが前記エン ハンスメントN型MOSトランジスタ221のソースに 接続され、ソースがメモリセルアレイ400の各メモリ

தி இது இது இது இருந்து இது இருந்து இது இருந்து இருந்த

ブロック400-1~400-nのパストランジスタ部 300-1~300-nに接続されたデブレッションN 型MOSトランジスタ222で構成される。

【0019】チャージポンプ手段230は、半導体メモリ装置に使用される通常的なチャージポンプ回路である。

【0020】消去ブロックサイズ可変回路100は、図 1に示すように、コマンドレジスタ110、ブロックサ イズレジスタ120、プロックサイズデコーダ130、 プロックアドレスレジスタ140、プロックアドレスプ 10 リデコーダ (以下、単にプリデコーダと言う) 150で 構成される。コマンドレジスタ110は、外部からコマ ンド6Chを入力して消去モード命令信号Scbを出力 する。プロックサイズレジスタ120は、外部から印加 されるロード信号DLDによって、外部から印加される 消去ブロックの大きさに対応したデータ(ブロックサイ ズデータ) BD0~BD7を入力して貯蔵する。ブロッ クサイズデコーダ130は、ブロックサイズレジスタ1 20から出力される消去プロックの大きさに対応したデ ータ (プロックサイズデータ) pA0~pA7を、コマー20 ンドレジスタ110からの消去モード命令信号Scbに よって入力し、このデータpAO~pA7をデコーディー ングし、デコーディングされた可変された消去ブロック の大きさに対応した情報BSiを出力する。ブロックア・ ドレスレジスタ140は、外部からのロード信号ADL によって、外部からの消去するブロックのアドレスを入 力して貯蔵し、さらにプロックサイズデコーダ130か らの可変された消去ブロックの大きさに対応した情報B Siを入力して、メモリセルアレイ400の可変された 消去ブロックのアドレスを出力する。プリデコーダ15 0は、プロックアドレスレジスタ140から出力された 可変された消去ブロックのアドレスをプリデコーディン グして、プリデコーディング信号をメインロウデコーダ 200に出力する。

【0021】図3は、このような消去ブロックサイズ可変回路100中のブロックサイズレジスタ120の詳細回路図である。この図3を参照すると、ブロックサイズレジスタ120は、外部から印加されるロード信号DLDと各ブロックサイズデータBD0~BD7を各々入力する2進力ウンタ121-0~121-7と、各2進力サンタ121-1~121-7の各出力を反転させ、ブロックサイズに対応したデータpA0~pA7を出力するためのインパータ122-0~122-7で構成される。

【0022】このブロックサイズレジスタ120は、外部から印加されるロード信号DLDによって、外部から印加されるブロックサイズデータBD0~BD7を貯蔵し、ブロックサイズに対応したデータpA0~pA7を出力する。

【0023】図4は、消去ブロックサイズ可変回路10 50

0中のブロックサイズデコーダ130の詳細回路図である。このブロックサイズデコーダ130は、コマンドレジスタ110から印加される消去モード命令信号Scbに従ってブロックサイズレジスタ120から印加されるブロックサイズデータpA0~pA7及びそれらの相補データを入力してデコーディングする。このブロックサイズデコーダ130は、コマンドレジスタ110から消去モード命令信号Scbが印加されると、ブロックサイズレジスタ120からブロックサイズデータpA0~pA7を大コーディングして、消去ブロックサイズに対応したデコーディング信号BS0~BS255を発生する複数(具体的には256個)のデコーディング手段131~0~131~255からなる。

【0024】各デコーディング手段131-0~131 -255は、ブロックサイズに対応したデータ中、下位 4 ビットのデータ p A 0 ~ p A 3 あるいはそれらの相補 データを入力する第1ナンドゲート131と、プロック サイズに対応したデータ中、上位4ビットのデータPA 4~pA7あるいはそれらの相補データを入力する第2 ナンドゲート132と、コマンドレジスタ110からの 消去モード命令信号Scbを反転させる第1反転ゲート (NOTゲート) 133と、第1ナンドゲート131、 第2ナンドゲート132及び第1反転ゲート133の出 力を入力する第1ノアゲート134と、この第1ノアゲ ート134の出力と次の段のデコーディング手段131 -1~131-255のデコーディング信号BS1~B Siを入力する第2ノアゲート135と、この第2ノア ゲート135の出力を反転させ、消去ブロックサイズに 対応したデコーディング信号BS0~BS255を出力 する第2反転ゲート136で構成される。

【0025】このような構成のブロックサイズデコーダ 130は、コマンドレジスタ110から消去モード命令 信号Scbが印加されると、消去ブロックサイズに対応したデコーディング信号BS0~BS255を出力する。すなわち、ブロックサイズレジスタ120から '00h'のブロックサイズデータが入力されると、全てのデコーディング信号BS0~BS255がロー状態になる。一方、ブロックサイズデータが '01h'であると、デコーディング信号のうちBS0が、ブロックサイズデータが '02h'であると、デコーディング信号BS0~BS2が、ブロックサイズデータが '04h'であると、デコーディング信号BS0~BS2が、ブロックサイズデータが '04h'であると、デコーディング信号BS0~BS3が各々ロー状態からハイ状態に選移する。

【0026】図5は、消去ブロックサイズ可変回路100中のブロックアドレスレジスタ140の詳細回路図である。このブロックアドレスレジスタ140は、外部から印加される消去ブロックアドレス信号BA0~BA2

55を、外部から印加されるアドレスロード信号ADL によって貯蔵し、プロックサイズデコーダ130からの デコーディング信号BSO~BS255による消去プロ ックアドレス信号A0, A0パー~A255, A255 バーを出力する。このブロックアドレスレジスタ140 は、消去ブロックアドレスを貯蔵するための複数(具体 的には、256個)のレジスタ手段140-0~140 -255からなる。各レジスタ手段140-0~140 -255は、消去プロックアドレス信号BA0~BA2 55の各々を外部から印加されるアドレスロード信号A 10 DLによって入力する2進力ウンタ141と、この2進 カウンタ141の出力を反転させるための第1反転ゲー ト142と、この第1反転ゲート142の出力とブロッ クサイズデコーダ130からのデコーディング信号BS iを入力する第1ノアゲート143と、前記2進カウン タ141の出力とプロックサイズデコーダ130からの デコーディング信号BSiを入力する第2ノアゲート1 44と、前記第1ノアゲート143と第2ノアゲート1 44の出力を各々反転させ、消去ブロックアドレス信号 Aiと反転消去プロックアドレス信号Aiバーを出力す 20 る第3反転ゲート145と第4反転ゲート146で構成 される。

【0027】このようなプロックアドレスレジスタ14 0の動作を見ると、ブロックサイズデコーダ130から 全てロー状態のデコーディング信号BS0~BS255 が印加されると、ブロックアドレスレジスタ140の出 力中、A0~A255パーは全てロー状態になる。一 方、デコーディング信号中、BSOだけがハイ状態に出 力された場合は、入力アドレス信号BA0~BA255 に関係なしに、デコーディング信号BSOによって出力 アドレス信号A0、A0バーが全てハイ状態になる。ま た、デコーディング信号中、BSO、BS1がハイ状態 に出力された場合は、アドレス信号AO, AOバー, A 1, A1パーが全てハイ状態になり、デコーディング信 号中、BS0~BS2がハイ状態に出力された場合は、 アドレス信号AO、AOバー~A2、A2バーが全てハ イ状態になる。このようにデコーディング信号BSO~ BS255によって、プロックアドレスレジスタ140 から該当するアドレス信号がハイ状態に出力される。

【0028】図6は、消去ブロックサイズ可変回路100中のプリデコーダ150の詳細回路図である。この図6を参照すると、プリデコーダ150は、ブロックアドレスレジスタ140から出力されるアドレス信号中、下位3ビットのアドレス信号A0,A1,A2を入力してプリデコーディングする。図6に示されるように、プリデコーダ150は、プリデコーディング信号P0~P7をメインロウデコーダ200に出力するプリデコーディング手段150-0~150-7を有する。

【0029】各プリデコーディング手段150-0~1 50-7は、ブロックアドレスレジスタ140から出力 50 されるアドレス信号中、下位3ピットのアドレス信号A 0,A1,A2あるいはそれらの相補アドレス信号を入 力してナンド論理し、ナンド論理した値をインバータ1 52を介してプリデコーディング信号P0~P7として メインロウデコーダ200に出力するナンドゲート15 1で構成される。図6はプリデコーディング信号Piに 対するプリデコーダであるが、プリデコーディング信号 Qi及びRiに対するプリデコーダも同一に構成される。

【0030】そして、このようなプリデコーダ150からプリデコーディング信号Pi, Qi, Riはメインロウデコーダ200に印加され、メインロウデコーダ200はプリデコーディング信号Pi, Qi, Riによってメモリセルアレイ400の複数のメモリブロック中、該当するプロックを選択する。

【0031】以上のように、ブロックサイズ変更モードのためのコマンド信号6 Chが外部から印加されると、コマンドレジスタ110からの消去モード命令信号Scbがロー状態からハイ状態に遷移される。つづいて、消去されなければならないブロックサイズに対応したデータとブロックアドレスか各々ブロックサイズレジスタ120に入力される。そして、ブロックサイズレジスタ120に入力されたブロックサイズデータが、00h,であると、ブロックサイズデコーダ130の出力BS0、プロックサイズデコーダが、01h,であると、ブロックサイズデコーダが、01h,であると、ブロックサイズデコーダ130の出力BS0,BS1がローからハイ状態に遷移される。

【0032】プロックアドレスレジスタ140の出力はプリデコーダ150によってプリデコーディングされ、選択されたワードラインを活性化させるようになる。この時、プロックサイズに対応したデータをデコーディングするブロックサイズデコーダ130のデコーディング出力BS0~BS255が全てロー状態であると、入力されたブロックアドレスによってプリデコーダ150の出力中、一つだけがロー状態からハイ状態に遷移される。また、プロックサイズデータのデコーディング出力BS1がハイ状態であると、入力されたブロックアドレス中、反転及び非反転出力A0パー,A0が全てハイ状態になり、プリデコーダ150の出力P0とP1,P2とP3,P4とP5、あるいはP6とP7が同時にロー状態からハイ状態に遷移される。

【0033】又、入力されたブロックサイズデータのデコーディング出力BS0とBS1がハイ状態であると、入力されたブロックアドレス中、最下位ビットの反転出力A0パー及び非反転出力A0とその次の最下位ビットの反転出力A1パー及び非反転出力A1が全てハイ状態になって、ブリデコーダ150の出力P0~P3あるい

The state of the s

はP4~P7が同時にロー状態からハイ状態に遷移され る。このように、入力されたプロックサイズに対応した データによって活性化されるプロックアドレスプリデコ ーダの数が変わるようになり、これによって選択される メモリブロックの数も変わるようになる。

【0034】そして、このような方法によるメモリブロ ックの選択動作が成立すると、メモリセルに対する消去 動作のためのコマンドDOhが入力され、メモリセルに 対する消去動作が遂行されると、入力されたブロックサ イズデータによって選択されたメモリブロックの全ての 10 セルが同時に消去されるようになる。

[0035]

【発明の効果】このように本発明によれば、設計する 時、既に定められた消去ブロックの大きさを可変させる ことができる可変回路を具備し、外部から入力されるデ ータによって不揮発性半導体メモリ装置の同時に消去さ れるメモリセルの数を変えることができるようにしたの で、多くの量のデータを一時に消去することができ、こ れによって半導体メモリ素子の能力を向上させることが

【図面の簡単な説明】

【図1】本発明の実施の形態による消去ブロックサイズ

を可変させることができる半導体メモリ装置のブロック

12

【図2】図1の半導体メモリ装置におけるメインロウデ コーダ及びメモリセルアレイの詳細回路図。

【図3】図1の半導体メモリ装置におけるブロックサイ ズレジスタの詳細回路図。

【図4】図1の半導体メモリ装置におけるプロックサイ ズデコーダの詳細回路図。

【図5】図1の半導体メモリ装置におけるブロックアド レスレジスタの詳細回路図。


【図6】図1の半導体メモリ装置におけるブロックアド レスプリデコーダの詳細回路図。

【符号の説明】


4	Λ	ン米十一十つ トユ /	~ T * CIU
	00	消去ブロックサイ	人口劣印际

【図1】

【図3】



【図2】





【図4】

ブロックサイズデコーダ 130

ブロックアドレスプリデコーダ 150

【図6】





- 131-255 pA2 D pA3 D Scb 🗁 > BS255 pA4 D pA5 D pA6 D pA7 D

【図5】

プロッタアドレスレジスタ 140

